PATENT ABSTRACTS OF JAPAN

(11)Publication number : 63-131565 (43)Date of publication of application : 03.06.1988

(51)Int.Cl. H01L 27/08 H01L 29/78

(21)Application number: 61-276544 (71)Applicant: HITACHI LTD

(22)Date of filing: 21.11.1986 (72)Inventor: HAMADA AKIYOSHI


TAKEDA EIJI IGURA YASUO IZAWA RYUICHI


(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To constitute an inverter circuit by forming devices having different effective channel length in the same area and combining a plurality of simple body transistors having the same channel width and different effective channel length.

CONSTITUTION: A p- type semiconductor layer is shaped to the surface of a p well 5 on an n-type substrate, a recessed trench 10 in width Ln and depth dn is formed to the surface, a dielectric layer 11 is shaped onto a semiconductor surface on the trench and a gate electrode 8 is formed onto the layer 11. Likewise, an n- type semiconductor layer is formed to the surface on the n-type substrate, a recessed trench 10' in width Lp and depth dp is shaped to the surface, and the dielectric layer 11 is formed onto the trench 10'. In a CMOS transistor having such structure, transistors having different effective channel length can be shaped arbitrarily in the same area (LaWn=LpWp). $\beta(Wn/L)(Wp/L)=Wm/Wp$ holds, and L represents the effective channel length of the MOS transistor and W channel width. Accordingly, W is kept constant and a β ratio is determined by L, thus forming a CMOS inverter without increasing an inactive region.






PARTIAL TRANSLATION OF JAPANESE PATENT PUBLICATION No. S63-131565

[Description of Reference Character]


- 1 n-type MOS transistor
- 2 p-type MOS transistor
- 3, 3' n⁺ layer
- 4, 19, 19' p layer
- 5 p well
- 6, 6' p⁺ layer
- 7, 18, 18' n⁻ layer
- 8, 8' gate electrode
- 9 n-type substrate
- 10, 10' recess
- gate insulating film
- 12 n well
- 13 source electrode
- 14 drain electrode
- 15 source electrode
- 16 contact hole
- 17 element isolation insulating film
- 20 side spacer

[F19. 3]



[F19. 4]

接 4 河



(12) 公開特許公報 (A)

(11)特許出願公開番号

特開昭63-131565

(43)公開日 昭和63年(1988)6月3日

(51) Int. Cl. ⁵

識別記号

HO1L 27/08

3 2 1

29/78

301

 \mathbf{F} I

審査請求 未請求 請求項の数1 (全3頁)(5)

(21)出願番号 特願昭61-276544

(22)出顧日

昭和61年(1986)11月21日

(71)出願人 000000510

株式会社日立製作所

東京

(72) 発明者 濱田 明美

*

(72) 発明者 武田 英次

*

(72) 発明者 井倉 康雄

*

(72) 発明者 井沢 龍一

*

(54) 【発明の名称】半導体装置

(57)【要約】

【目的】同一チャネル幅で異なる実効チャネル長をもつ 単体トランジスタを複数組み合わせることによってイン バータ回路を構成することにある

【効果】不活性領域をふやすことなく CMOSインバータを形成することが可能となる

【産業上の利用分野】同一チャネル幅で、異なる実効チャネル長をもつ半導体装置に関する

【特許請求の範囲】

請求の範囲テキストはありません。

【発明の詳細な説明】

詳細な説明テキストはありません。

【図面の簡単な説明】

図面の簡単な説明テキストはありません。

即日本国特許庁(JP)

① 特許出願公開

昭63-131565

[®] 公 開 特 許 公 報 (A)

@Int_Cl_4 27/08 H 01 L

識別記号

庁内整理番号

④公開 昭和63年(1988)6月3日

29/78

3 2 1 3 0 1

C - 7735-5F V - 8422-5F

審査請求 未請求 発明の数 1 (全3頁)

◎発明の名称 半導体装置

> **創特** 頭 昭61-276544

❷出 願 昭61(1986)11月21日

②発: 明 者 涫 \blacksquare 明 美 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内

②発 明 者 武 Ξ 英 次 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内

②発 明 者 # 倉 雄 東京都国分寺市東恋ケ窪1丁目280番地 康 株式会社日立製 作所中央研究所内

72発 明 沢 龍 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 渚 井

作所中央研究所内

株式会社日立製作所 **∌**## 頸 東京都千代田区神田駿河台4丁目6番地

②代 理 人 弁理士 小川 勝男 外1名

> 眧 紐

1. 発明の名称 半導体装置

2. 特許請求の範囲

- 1. 一定面積内に形成されるCMOSトランジス タにおいて、チャネル幅を一定とし、実効的な チャネル長を変えることによつて、前記トラン ジスタの伝達コンダクタンスを異なるようにす ることを特徴とする半導体装置。
- 2. 特許請求の範囲第1項の半導体装置において、 典なる伝達コンダクタンスをもつトランジスタ を組み合わせたことを特徴とする半導体装置。
- 3. 発明の詳細な説明

[産業上の利用分野]

本発明は微細 MOSFET で、チャネル領域を深 くすることに係り、同一チャネル幅で、異なる寒 効チャネル長をもつ半導体装置に関する。

〔従来の技術〕

従来の接置は、特開昭 61-23669号に記載 のように単体トランジスタに関するものであつた。

〔発明が解決しようとする問題点〕

上記従来技術は、異なる実効チャネル長と同一 チャネル幅をもつ複数のトランジスタを組み合わ せる点について配慮がされておらず、回路への適 用が考えられていなかつた。

本発明の目的は、同一チャネル幅で異なる実効 チャネル長をもつ単体トランジスタを複数組み合 わせることによつてインバータ回路を構成するこ とにある。

[問題点を解決するための手段]

上記目的は、薄堀り技術によつて、同一面積内 に実効的なチャネル長の異なるデバイスを形成す ることにより、達成される。

[作用]

従来インバータ回路は、入出力特性、スイツチ ング特性も共に、回路を構成するトランジスタの β比を、チャネル幅Wを変えることにより調整し て決まつていた。本発明における半導体装置はW が同じてもチャネル長しが異なるため、8比をし によつて決められる。それによつて、同一面積の

特開昭63-131565(2)

単体トランジスタにより、インバータ回路を構成 でき、誤動体することがない。

〔寒施例〕

以下、本発明の一実施例を第1図により説明する。n型基板上にpウェル5を形成し、表面に深さdn≪dwellをるp⁻型半導体の層を設け、表面に幅L。約1μm。深さd。約1.2μmの凹型の溝10が形成されるの上をおかりように半導体表面に誘電体層11が形成され、更にその上によりシリコンよりなるゲート電極Bが形成されている、又この溝の左右にはn型不純物が例えば拡散され深さ×nのケレイン拡散域3ヶが

$x_{a_{j}}^{a_{j}}, x_{a_{j}}^{a_{j}} < d_{a}$

となるように例えば架さ約 0.5 μmにそれぞれ形成されている。また通常の配線技術でその上にソース電極及びドレイン電極がそれぞれ形成されている。向様に、n型基板上の表面に深さd, なるn、型半導体の層を設け、表面に幅L, ~1 μm、深さd, ~1.2 μmの凹型の溝10 π形成され、

実効チャネル長である。従来は、Lを一定としチャネル幅Wを変えることで身比を一定にしてきた。 本発明では第1図に示したMOS構造の特徴を生かし、Wを一定としてLによつて身比を決める。 この結果、不活性領域をふやすことなくCMOS インパータを形成することが可能となる。

第3図は、本発明を講期りゲート型トランジスタと、適常のMOSトランジスタとの組み合わせによつて実現したものである。本実施例では、pーchトランジスタを通常のMOSトランジスタとしているが、第4図に示すように、nーchトランジスタを通常のMOSトランジスタとすることも可能である。本実施例は、実施例1と同様の効果がある。

第 5 図は、第 1 図で示した実施例のソース・ドレイン拡散層を L D D (Lightly Doped Drain) 構造にして、内部電界の緩和を図つたものである。本実施例によれば、高耐圧化と共に実施例 1 と同様の効果がある。

第6図は、第5図で示した実施例を第3図へ適

この上をおおりよりに半導体表面に誘戦体層 1 1 が形成され、更にその上にポリシリコンよりなるゲート電極 8 ′が形成されている。又この隣の左右には 2 型不純物が例えば拡散され深さ x ²¹,のソース拡散域 6 ′及び x ²³,のドレイン拡散域 6 が

 $x_{4}{}^{p}{}_{1}$, $x_{4}{}^{p}{}_{J} < d_{P}$

となるように例えば架さ約 0.5 μmにそれぞれ形成されている。また通常の配線技術でその上にソース電極及びドレイン電優がそれぞれ形成されている。また、基板はp型基板でもよく、その時はPMOSを形成する際に必ずnウエル12を形成しなければならない。

このよりな構造のCMOSトランジスタでは、 第2図に示すように、同一面積(L。W。=LeWe) 内に、実効的なチャネル長の異なるトランジスタ を任意に形成することができる。さて、CMOS インバータでは月比を一定値に設定して回路案子 の設計を行なつている。月とは

β = (W. /L) / (W, /L) =W, /W, で定義される。但し、LはΜΟSトランジスタの

用したものである。第4図へ適用することも可能 であり、高耐圧化と共に実施例1と同様の効果が ある。

[発明の効果]

本発明によれば、同一面積のp型及びn型のMOSトランジスタにてCMOSインバータが構成されるので、従来のWによつて月比を講整したCMOSインバータよりも高級積化が期待できる。

4. 図面の簡単な説明


第1図は本発明の一実施例のCMOSトランジスタの断面図、第2図は実施例を示すC-MOSインバータのパターン平面図、第3図〜第6図は本発明の他の実施例のCMOSトランジスタの断面図である。


1 … n型MOSトランジスタ、2 … p型MOSトランジスタ、3,3′ … n * 屬、4,19,19′ … p * 層、5 … p ウェル、6,6′ … p * 層、7,18,18′ … n * 層、8,8′ … ゲート電極、9 … n 型器板、10,10′ …凹部、11 … ゲート他級膜、12 … n ウェル、13 … ソース電極、

特開昭63-131565(3)


14…ドレイン電極、15…ソース電極、16… コンタクトホール、17…素子分離絶縁膜、20 …サイドスペーサ。

代理人 弁理士 小川勝男会





/ 九型MOSHDXXタ 4 PT局 7 元7層 2 P型MOSHDXXタ 5 Pウエル 8 ゲート電極 3.3 N[†]層 6,6 P[†]層 9 九型基板



第 4 回 第 4 回 1 n種MOSトランジスタ 2 P製MOSトランジスタ 3.3' れず層 4 P・層 6.6' P+層 17 東子分離絶跡膜

